Modulo_adder_pipe.With_interface
module M : sig ... end
val bits : int
module I : sig ... end
module O : sig ... end
val create : stages:int -> p:Z.t -> Hardcaml.Scope.t -> Hardcaml.Signal.t I.t -> Hardcaml.Signal.t O.t