Lite.Register_bank
module Rd : Hardcaml.Interface.S
module Wr : Hardcaml.Interface.S
module I : sig ... end
module O : sig ... end
val create : Hardcaml.Scope.t -> Hardcaml.Signal.t I.t -> Hardcaml.Signal.t O.t
val hierarchical :
Hardcaml.Scope.t ->
Hardcaml.Signal.t I.t ->
Hardcaml.Signal.t O.t