Circuit_utilization.Memories
module Mem_map : sig ... end
type t = {
count : Base.int;
total_bits : Base.int;
memories : Mem_map.t;
}
val sexp_of_t : t -> Sexplib0.Sexp.t