Cyclesim.Combine_error
type t = {
cycle_no : Base.int;
clock_edge : Side.t;
port_name : Base.string;
value0 : Bits.t;
value1 : Bits.t;
}
val sexp_of_t : t -> Sexplib0.Sexp.t