Module Ram_port.All

Parameters

module M : Base.Monad.S

Signature

val all : 'a M.t t -> 'a0 t M.t